Какво може да се направи на pls
На тези оформления можете да изработите следните точки от учебната програма за електрически вериги:
1. Задействайте устройства на логически елементи:
R-S тригер асинхронен;
R-S тригер, синхронизиран по ниво;
R-S синхронизиран по край тригер тригер, реализиран в M-S схема с вътрешно забавяне и комутирани бистабилни клетки.
2. Основни логически функции НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ.
3. Задействащи устройства на логически елементи. Схема, принцип на работа, таблица на прехода на T-тригер, D-тригер, J-K-тригер
4. Броячи на импулси. Основни характеристики и параметри на броячите. Броячи от сериен и паралелен тип, недвоични броячи.
5.Регистри. Схеми на последователни и паралелни регистри.
6. Суматори на двоични числа. Суматор по модул 2. Половин суматор. Пълен суматор. Многобитови суматори от паралелен и сериен тип.
7. Конвертори на кодове. Декодер (декодер). енкодер (енкодер). Конвертор на кодове, принцип на изграждане. Мултиплексор, демултиплексор.
8. Да се изучават видовете памет, използвани в схемотехниката.
9. Да изучава и създава отделни блокове микропроцесори.
9.CAD ви позволява да извършите анализ на забавянето на времето за всяка схема.
10. Създаването на устройство може да се извърши графично, аналитично, с помощта на таблица на истината.
Плюс пример:
Изисква се да се прочете входящият сериен код, така че всеки нов бит да се появява след 2 µs. Реализацията върху микропроцесор е трудна поради необходимостта от ЧИПСЕТ и периферни устройства, а използването дори на микроконтролер с RISC архитектура с тактова честота 33 MHz не осигурява необходимата скорост на четене. В този случай е необходимо използването на FPGA.Така чипът от серията FLEX 8000 EPF8282A може да работи на тактова честота от 133MHz.
Устройството трябва да съдържа регистри, таймери, броячи. Тяхното създаване може да се извърши графично - да се създаде устройство от елементите, налични в базата данни, ако няма необходим елемент, може да се създаде с помощта на програмиране на езиците AHDL, VHDL.
Получената схема трябва да бъде проверена за времеви закъснения и възможност за функциониране. MAX+plusII ви позволява да направите това и е възможно да симулирате различни видове микросхеми. В резултат на това можем да заключим, че внедряването е възможно на по-евтин чип.
След това описанието на устройството трябва да бъде компилирано и заредено в FPGA.
Платката LabKit 8000 беше доставена с набор от лабораторни работи по дизайн, разработен от MEPhI.
Разработеният семинар включва пет лабораторни упражнения.
Работа 4. „Разработване на последователни схеми, анализ на времето в системата MAX+plusII“.Работата практически овладява проектирането на последователни схеми, използвайки примера на програмируем брояч/таймер, типичен възел на съвременните микроконтролери. Особено внимание е отделено на анализа на времевите характеристики на разработената схема с помощта на приложението Timing Analyzer, който се извършва след процедурата по поставяне и трасиране на веригата върху FPGA чипа (фиг. 3). В същото време се изследва влиянието на разположението на елементите и изводите върху чипа върху скоростта на проектираното последователно устройство.
Работа 5. „Конструкция на крайни автомати (на примера на аритметичното логическо устройство на RISC микроконтролер)“.В заключителната работа на семинара се изучава дизайнът на сложни крайни автомати на примера на регистър ALU - ядрото на микропроцесорни и микроконтролерни устройства. INВ процеса на извършване на работа се проектира ALU схема, която изпълнява набор от основни аритметични и логически операции и се проверява правилността на тяхното изпълнение.
Всяка задача е придружена от списък със задачи с различни опции. Въз основа на техния опит, в хода на дипломния дизайн, се изисква да се разработи набор от лабораторни работи с помощта на FPGA за студенти от всички специалности на ETF.