Настройки на чипсета в BIOS

Книгата разглежда практически въпроси, свързани с ремонта на персонални компютри у дома или в офиса.

След като го прочетете, ще научите за методите за отстраняване на често срещани компютърни проблеми, ще научите как да проверите неговата производителност, да идентифицирате устройствата, които не работят, и да изберете подходящата замяна за тях. Страниците на публикацията съдържат препоръки за предотвратяване на проблеми и поддържане на изправността на вашия компютър. Материалът е представен в проста и разбираема форма, така че дори начинаещ потребител ще може да го разбере.

Книга: 100% Направи си сам компютърно отстраняване на неизправности и ремонт

Настройки на чипсета в BIOS

Стабилната работа на компютъра се влияе основно от настройките на чипсета.

AGPCLK/CPUCLK. Съотношението на тактовата честота на системната шина и AGP шината.

• 1/1 – честотата на AGP шината е равна на честотата на системната шина на компютъра;

• 2/3 - Съотношението на гумите е 2/3 по подразбиране.

Автоматична конфигурация. Системата автоматично задава оптималните параметри на чипсета, някои стойности се понижават, за да се осигури стабилна и стабилна работа на компютъра, а някои настройки може да не са достъпни за потребителя с тази опция.

• Enabled – автоматично конфигуриране на чипсета от системата;

• Disabled – потребителят може ръчно да конфигурира настройките.

Опция Burst Copy-Back. Burst режимът позволява на процесора да прочете отново данните от RAM в кеша в случай на повреда.

Състояния на изчакване на I/O на чипсета. Задава броя на тактовите цикли за изчакване, когато чипсетът работи с I/O устройства. Колкото по-голям е броят на циклите, толкова по-бавно, но по-стабилно е взаимодействието на устройствата.

• 2WS (2T) – два цикъла;

•4WS (4T) - четири цикъла;

• 5WS (5T) – пет цикъла;

• 6WS (6T) - шест такта.

Карайте NA# преди BRDY. Задава NA# сигнала един удар преди последния BRDY# (Bus-Ready) сигнал в цикъла за четене/запис. Процесорът генерира ADS# сигнал на следващия цикъл след BRDY#, което елиминира един пропилян цикъл. Северният мост, използвайки BRDY#, информира процесора, че данните са подготвени за четене, или информира процесора, че е готов да получи данни за запис.

Допълнителен AT цикъл WS. При работа с периферни устройства се задава допълнителен цикъл на изчакване. По-старите, по-бавни периферни устройства може да не са в състояние да кажат на системата, че са готови, което да накара системата да съобщи за проблем и да изключи устройството.

ICH декодиране Изберете. Типът декодиране, който използват интегрираните контролери.

• Subtractive – метод с изваждане;

• Positive – позитивен метод.

Функция LOCK. Блокирането на сигнала LOCK изключва режима Bus-Master, който устройствата могат да използват. Когато блокира достъпа до шината на други устройства, главното устройство изпълнява цикли на четене (запис).

MD DriveStrength. Определя нивото на сигнала на "северния мост" на чипсета към RAM.

• Hi - достъп по време на висок сигнал. Трябва да се инсталира в случай на повреди, голямо натоварване.

• Low – повикване в момент на ниско ниво на сигнала. Инсталиран по подразбиране.

• Disable – този режим е деактивиран. Препоръчва се при сривове.

Предварително извличане на PCI към DRAM. Ако BIOS има тази опция, това означава, че чипсетът има вграден буфер за запис на данни в момента, когато устройствата, които са инсталирани на PCI шината, имат достъп до RAM.

• Enable - ще увеличи производителността;

• Деактивиране -е зададено по подразбиране.

PIIX4 SERR#. Позволява на BIOS да има допълнителен контрол върху сигнала за системна грешка.

В резултат на факта, че процесорът започва следващия цикъл преди завършването на предишния, скоростта се увеличава. Ако има неизправности, тази опция трябва да бъде деактивирана.

VIO (I/O напрежение). Промяна на захранващото напрежение във входно-изходните вериги на процесора и "северния мост" на MP. При овърклок на компютъра се задава повишено напрежение. Стандартната стойност е 3,3 V.