Презентация по темата Конвенционално графично обозначение n-bit DAC Digital-analog
Подобни презентации
Презентация на тема: "Конвенционално графично обозначение: n-bit DAC цифрово-аналогови преобразуватели." — Препис:
1 Графично обозначение: n-разрядни DAC цифрово-аналогови преобразуватели
2 DAC класификация. 1. DAC на декодиращи мрежи на съпротивления, претеглени според двоичния закон. 2. DAC за декодиране на съпротивителни мрежи R - 2R. 3. DAC с токови ключове. 4. DAC със стабилизиране на разрядните токове чрез транзисторни източници на ток.
3 статични параметри на DAC 1. Резолюция. Стъпка на квантуване ΔU q или увеличение на изходното напрежение U N с увеличаване на входния код за единица от най-малката цифра (LSD). Средната стойност на стъпката на квантуване: n-разряден DAC 2. Грешка при нулево отместване. Стойности на напрежението δU N0 на изхода на DAC при нулева стойност на входния код. Грешката е адитивна. Измерва се в % от PN или в акции на MZR. 3. Грешка в пълна скала (интегрална нелинейност). Разликата между реалните и идеалните граници на скалата при липса на нулево отместване, измерена в % от PN или части от LSM: 4. Диференциална нелинейност. Максималното отклонение на действителната стъпка на квантуване от номиналната, измерено в% от PN или във фракции от LSM.
4 DAC динамични параметри 1. Време за установяване t y. Интервалът от време от момента на промяна на входния код до момента, в който изходният аналогов сигнал най-накрая навлезе в зоната с дадена ширина, разположена симетрично спрямо постоянната стойност U N1. 2. Честота на опресняване f max. Максималната честота, с която може да се променя съдържанието на входните регистри на DAC. f max 1/[(2….3)t уmax ] 3. Скорост на завъртане. Максимумскоростта на промяна на U N (t) по време на преходния процес. Дефинира се като съотношението на U N към времето t, за което е настъпило това увеличение.
> RC 2 C 1 >> C 2 ΔU i =const унитарен код сериен тип DAC (T-t и )>>RC 1" title="RC 1 >> RC 2 C 1 >> C 2 ΔU i = постоянен унитарен код сериен тип DAC (T-t и )>>RC 1"> 5 RC 1>> RC 2 C 1>> C 2 ΔU i = постоянен унитарен код сериен тип DAC (T-t и )>>RC 1> RC 2 C 1 > ;>C 2 ΔU i =const унитарен код сериен тип DAC (T-t и )>>RC 1"> > RC 2 C 1 >> C 2 ΔU i =const DAC с единен код сериен тип (T-t и )>>RC 1">> RC 2 C 1 >> C 2 ΔU i =const DAC с единен код сериен тип (T-t и )>>RC 1" title="RC 1 >> RC 2 C 1 & gt;>C 2 ΔU i =const унитарен код сериен тип DAC (T-t и )>>RC 1">
6 DAC с импедансно претеглена решетка за декодиране и изходно напрежение
8 паралелен каскаден тип DAC.
9 ЦАП с декодираща мрежа R-2R и превключватели за ток. X N = X N = Функция за преобразуване:
10 НАЗНАЧАНЕ НА ИЗХОД Присвояване на символ DIP, b / kSOIC DBInput 9 бита (SZR) 49 DB1Input 8 бита 510 DB2Input 7 бита 611 DB3Input 6 бита 712 DB4Input 5 бита 813 DB5Input 4 бита 914 DB6Input 3 бита 1015 DB7V ход 2 цифри 1116 DB8 Вход 1 цифра 121 DB9 Вход 0 цифра (MZR) 132 GND Общ изход (маса) 38 OUT A1 Аналогов изход 1 16 OUT A2 Аналогов изход 2 27 R FB Резистор за обратна връзка 165 V CC Захранващо напрежение 143 V REF Референтно напрежение PA1 KR572PA1 PIN-OUT KO RPUSOV 10-битов DAC тип 572PA1. (R-2R) Параметри Стойност Единица Резолюция 10 Консумация на ток на разряд 2mA Входен нулев ток на отклонение100nA Диференциална нелинейност ±0,2% FS Абсолютна грешка при преобразуване в края на скалата ±3±3% FS Нелинейност ±0,2% FS Време за установяване на изходния ток 5µs Основни електрически параметри при:
11 Високопрецизен DAC на източници на ток. 1) Емитерните зони на транзисторите се формират в съответствие с тегловните токове (мултиемитер). 2) Токът на транзистора VT 0 на най-малката цифра е равен на половината от тока през VT 1, тъй като токове VT 0 и VT L са равни. 3) Функция за преобразуване
12 CharacterDesign# AGNDAnalog GND4 CSCrystal Select Input1 DBIO0 Bit Input10 DB11 Bit Input11 DB22 Bit Input12 DB33 Bit Input13 DB44 Bit Input14 DB55 Bit Input15 DB66 Bit Input16 DB77 Bit Input17 DGND Digital ground2 DOPAAdditional output6 FCInput “Output op amp correction ” 5 OUTИзход7 V CC1 Захранващо напрежение +5 V8 V EE Захранващо напрежение -6 V9 WRIвход “Запис”18 n.s. (с източници на ток) ЗАПАЗВАНЕ НА КАЛЮСИ K1108PA2 Параметри Стойност Единица за измерване minmax Резолюция-8Разряд Относителна грешка при Т А = ºС -±0.2МЗР Изходен ток+5-mА ah лог данни "1" 2-V лог "0" -0.8V Основни електрически параметри при: T A \u003d + 25ºС, V CC \ u003d +5..15V
13 DAC - принципът на токова интеграция (тройна токова интеграция) 1. В момента t O импулс t P 16 бита от входния регистър RG се пренаписват в три брояча - за 6 високи бита, за 5 средни бита и за 5 ниски бита. В същото време ключовете K 1, K 2 и K 3 се включват, свързвайки източниците на ток към заряда на капацитета C 1 на интегратора. 2. Едновременно тактови импулсиf 0 започнете нулиране на броячите. Времето за нулиране зависи от числата, записани в тези броячи 3. Нека максималните числа са записани в броячите. Тогава записът е адекватен.4. Изходните напрежения са равни и в двата случая, но в първия случай са необходими: цикли за пълна интеграция, а във втория само: цикли. 5. Така увеличаваме скоростта на преобразуване няколко пъти.
14 Интерфейси на цифрово-аналогови преобразуватели. Цифровите интерфейси изпълняват функцията за свързване на управляващите входове на ключовете на DAC с цифрови източници на сигнал - микропроцесори и микроконтролери. Ако DAC получи входна дума от шината за данни, тогава, за да контролира процеса на зареждане, DAC трябва да има подходяща верига за управление, контролни входове и да съхранява тази дума, докато не бъде получена нова. В зависимост от това как се зарежда входната дума, ЦАП се различават със сериен или паралелен интерфейс.
15 1. DAC със сериен интерфейс. Микросхемата съдържа: - самия DAC; - RG 1 -2 n - последователен регистър за смяна (зареждане); - RG 2 -2 n – паралелен регистър за съхранение (буферен регистър); - контролна логика. 3. При предаване на входни кодове по една линия към няколко ЦАП, последният бит на регистъра за смяна е свързан към щифта D0 на микросхемата. Този щифт е свързан към входа D1 на следващия DAC и т.н. 1. Зареждане на входна дума: При активно ниво на CS сигнала (логическа "0"), входната дума с дължина N (равна на битовата ширина на ЦАП) се зарежда през линията D1 в регистъра за изместване под контрола на тактовата последователност CLK. 2. Записване на входна дума: След като изтеглянето приключи, чрез задаване на активното ниво (логическа "0") на линията LD, входната дума се записва в регистъра за съхранение, чиито изходи са директно свързани с ключовете на DAC.
16 Времеви диаграми на сериалаинтерфейс. D1 – зареждане на входна дума; CLK - контролни тактови импулси; CS - разрешение за зареждане в регистъра за смяна; LD - разрешение за запис в регистъра за съхранение; t i са минималните стойности на интервалите от време в последователности от управляващи сигнали. За AD7233 DAC тези интервали са близки до 50ns.
17 2. ЦАП с паралелен интерфейс. Паралелен интерфейс - цялата входна дума се подава към входовете на DAC. Микросхемата съдържа: - самия DAC; - RG 1 -2 n - регистър за съхранение 1; - RG 2 -2 n – регистър за съхранение 2; - контролна логика. Необходими са два регистъра за съхранение, ако прехвърлянето на входен код към DAC и настройката на аналоговия изход, съответстваща на този код, са разделени във времето. Прилагането на сигнал с ниско ниво на входа на CLR води до нулиране на първия регистър и съответно изходното напрежение на DAC.
18 1. При свързване към DAC цифрови устройства, чиято битова дълбочина не съответства на битовата дълбочина на DAC, DAC интерфейсът включва допълнителна буферна памет и регистър за съхранение. Времеви диаграми на паралелния интерфейс. 2. При паралелен интерфейс с преход от една кодова комбинация на входа на DAC към друг, на изхода на преобразувателя възникват кратки пренапрежения на напрежението, чиято амплитуда може да достигне 50% от U N. Тези пренапрежения се причиняват от неедновременната работа на битовите ключове в декодиращата мрежа. CS - разрешение за зареждане в регистри; LD - разрешение за зареждане на регистър RG 2 ; WR - разрешение за запис в регистъра RG 1 и управление на ключовете DAC.
19 DAC в цифровата схема. 1. Атенюатор - прецизен цифров делител на напрежение. 2. Точен цифров умножител на напрежението.
21 3.2. Схема на аналогов генераторсигнали. 1. Цифровият сигнал идва от паралелния порт на компютъра през конектора XP1 и се преобразува в аналогов с помощта на DAC на микросхеми DD2 с операционен усилвател DA1. Полученият от компютъра цифров код се съхранява в регистър DD1. 2. На чипа DA2 се прави +5 V захранване за микросхемите DD1 и DD2. Източник на референтно напрежение се сглобява на ценеров диод VD1 и резистор R2, който се използва за генериране на изходния аналогов сигнал. 3. С помощта на променлив резистор R1 можете да промените напрежението на щифт 15 DD2, което постига промяна в амплитудата на изходния сигнал. Компонентите на веригата R3 и C1 са необходими за филтриране на високочестотни процеси на превключване в DAC и изглаждане на дискретни спадове в изходния сигнал. 4. Максималната честота на изходния сигнал е ограничена основно от скоростта на DAC, скоростта на паралелния порт на компютъра и броя на стъпките при формирането на един период на генерирания сигнал. 5. Когато използвате DAC (KR572PA1), можете да получавате сигнал с честота до 100 kHz. При формиране на сигнал с по-сложна форма горната честотна граница намалява. Долната граница на честотата на сигнала не е ограничена от нищо.