Shifter - Технически речник, том VI
Превключвателят се състои от шест релета, които работят последователно и са свързани в пръстеновидна верига. По време на работа три разряда работят едновременно. Записът се извършва в една цифра, гасене в следващата, а от третата цифра се издава информация за перфорация. Записването в превключвателя се извършва от произволен бит, без да се настройва в първоначалната му позиция. Превключвателят на данни/терминаторът осигурява специална последваща обработка за четене на данни от акумулиращи регистри A или B в XDB или YDB. Има два независими превключвателя/ограничителя (един за XDB, един за YDB), всеки от които се състои от превключвател след веригата на ограничителя. Shifter ви позволява да преместите резултата надясно или наляво. Диаграмата показва веригите за превключване с един бит. Превключвател с до четири смени може да бъде изграден на същия принцип. Превключвателят (виж Фиг. 4.4) е комбинирана схема, която извършва паралелно преместване с един бит надясно или наляво на резултата от операцията, взет от изхода на суматора. Действителната операция за преместване с произволен брой битове се извършва в брой цикли, равен на броя отмествания. Структурна диаграма на K1800BP8. Превключвателят може да извършва осем типа операции: аритметични премествания надясно и наляво, циклични премествания надясно и наляво, допълване на две надясно и наляво и извеждане на изходи със стойност на знак или единици. Времеви диаграми. Превключвателят осигурява определена последователност от всички тактови сигнали. Структурна диаграма на K1800BP8. Превключвателят може да извършва осем типа операции: аритметични премествания надясно и наляво, циклични премествания надясно и наляво, допълване на две надясно и наляво и извеждане на изходи със стойност на знак или единици. Шифтърът може да служи като регистър, който се попълва чрез последователно въвеждане на код в него през последната цифра и се комуникира със суматора едновременно паралелно за всички цифри. Функция за смяна. Превключвателите се използват за извършване на микрооперации при превключване. Превключвателят на данни/терминаторът осигурява специална последваща обработка за четене на данни от акумулиращи регистри A или B в XDB или YDB. Има два независими превключвателя/ограничителя (един за XDB, един за YDB), всеки от които се състои от превключвател след веригата на ограничителя. Блокова схема на устройството за. Блокова схема на устройството за. Преместващото устройство последователно измества умножаващото с един бит наляво с всяко преместване. Първо, превключвателят е настроен по такъв начин, че всички цифри на умножителя с отворен гейт ще отидат до най-десните n цифри на акумулиращия суматор. Устройството за управление, в зависимост от стойността на най-малката цифра на множителя (0 или 1), издава сигнал, който управлява вентила. Ако цифрата е 1, тогава вентилът се отваря и предава умножаващото на суматора; ако цифрата е 0, тогава вентилът остава затворен и умноженото не влиза в суматора. Превключвателите на IC са направени под формата на два регистъра, свързани с двуфазни предавателни вериги. МС превключвателят ви позволява да прехвърлите операнда директно или с обмен на байтове, с разширяване на знака на младия байт към всички цифри на високия байт. Лепменият превключвател AS8833 се използва за извършване на нормализиране на единични (32 бита) или двойни (64 бита) числа с плаваща запетая в един тактов период. Нормализацията може да се извърши независимо, едновременно с изпълнението на операцията в ALU. Функционална схема на интерферометъра и кухите диелектрични лъчеводители за измерване на амплитуда, фаза и поляризация. Превключвателчестотата се използва за прехвърляне на измерването на фазовите смени към ниските честоти. Превключвателят RSDO е внедрен на осем TEZFSDO (една осембитова група с управляващи вериги във всеки TEZ) и един TEZ за управление на работния превключвател URDO. Разглежданият превключвател се нарича пълен двустранен и има Zp - 2 изхода. Типична схема на свързване на високоскоростни микросхеми. Програмируемият многобитов превключвател K1800VR8, разположен пред ALU, се управлява от неговото микропрограмно поле и има малък ефект върху дължината на цикъла на микроинструкцията. Блокова схема на устройство с паралелно действие за събиране и изваждане на числа в машина с плаваща запетая. Превключвателят вдясно получава разликата в реда от калкулатора на експонентата, който показва колко бита трябва да се измести мантисата на второто число вдясно. Мантисата на второто число след смяната влиза в мантисния суматор. Такива превключватели се характеризират с много по-малка сложност. Методът на тяхното изграждане е подобен на посочения. Всеки превключвател на данни има 16-битов изход с индикация за препълване. Shifters позволяват динамично мащабиране на данни с плаваща запетая без промяна на кода. Например, алгоритми като бързото преобразуване на Фурие могат да се изпълняват върху данни с плаваща запетая. Всеки превключвател на данни има 24-битов изход с индикация за препълване. Shifters позволяват динамично мащабиране на данни с плаваща запетая без промяна на кода. Например, алгоритми като бързото преобразуване на Фурие могат да се изпълняват върху данни с плаваща запетая.
С помощта на клавиша C (шифтър) последните четири символа от набора автоматично се издават от устройството за забавяне за тяхната перфорация. Ако е необходимоизползването на нееквидистантни показания, превключвателят в екстраполатора трябва да бъде заменен от три независими регистъра, а кодовете o, UN-I-I, UN-I се въвеждат в съответните регистри. ALU, който използва групов превключвател. Тук Y се предава на два превключвателя (SDV1 и SDV2), които изместват Y с желания брой позиции. Определете мащабирането, извършено в превключвателя/терминатора на ALU с данни, както и позицията на закръгляване в MAC блока на ALU с данни. Режимът на мащабиране на преместване/ограничител засяга четенето на данни от регистрите D0 - D15 към шината на паметта за данни, използвайки инструкцията MOVES. Режимът на мащабиране също влияе върху позицията на закръгляване в MAC блока. По този начин се поддържа правилно закръгляване при четене на различни части от регистрите върху шините на паметта за данни. В режим на аритметично насищане битовете за мащабиране се игнорират. Тези битове се изчистват в началото на процедурата за обработка на изключение, а също и по време на нулиране.