Добавяне на съдържанието на двойки регистри
Когато ri+1=111- HL (HL) + (SP) 7 0
Когато тази инструкция се изпълни, съдържанието на двойката регистри HL се добавя към съдържанието на двойките BC, DE или съдържанието на указателя на стека (SP). Кодът на командата съдържа кода на долния регистър на двойката (C или E). В резултат на операцията само тригерът за прехвърляне се настройва на съответното състояние, което приема стойността в съответствие с прехвърлянето от старшия бит на високия регистър. Командата се изпълнява в три цикъла (10 цикъла).
FC1) DAD D
Логически операции върху (A) и (r)
а) Логическа операция "И"
Тази операция, както всички други логически операции, е побитова. Можем да приемем, че за обработка на битовете на всеки бит се използва една логическа схема с два входа, на единия вход от която се подава стойността на бита на акумулатора, а на другия - стойността на съответния бит на думата, намираща се в паметта (M) или един от регистрите (A, B, C, D, E, H, L). Микропроцесорът има осем такива вериги с два входа - по една за всеки бит на микропроцесора. След като операцията приключи, резултатът ще бъде записан в акумулатора и старото съдържание на акумулатора ще бъде загубено. В резултат на операцията за логическо умножение всички тригери на регистъра на характеристиките, с изключение на тригера за прехвърляне (Tc), ще бъдат зададени в съответствие с получения резултат; тригерът за прехвърляне ще бъде настроен на състояние "0". Тригерът за половин трансфер (Tn) приема стойността на бит A3 от резултата. Операцията отнема един цикъл (4 цикъла). Ако ri =M, тогава броят на циклите е 2 (7 цикъла)
ANA C
б) "XOR"
Тази операция, подобно на предишната, е побитова; за неговото изпълнение се използват същите регистри. След изпълнение на командата резултатът се записва в акумулатора заместоположението на първия операнд. Тригерите за функции, различни от тригерите за трансфер и полу-трансфер, се задават според резултата. Тригерите Тс и Тн приемат стойност "0". Операцията се извършва в 1/2 цикъл (4/7)цикъла.