Интегратор
Изобретението се отнася до компютърната техника и може да се използва в измервателната техника и устройствата за автоматизация. Целта на изобретението е да подобри точността и да увеличи времето за интегриране. Устройството съдържа интегратор с нулиране 1, импулсен генератор 2, забавящ елемент 3, памет 4, компаратор 5, броячи на импулси 6, 7, генератор на импулси за нулиране 12, цифрово-аналогов преобразувател 9, прагов блок 10, превключвател 11, интегриращ таймер 8. Диапазонът на входния сигнал, който трябва да се интегрира, и времето за интегриране могат да бъдат големи и са ограничени само от броя на битове в брояча 7 и в паметта 4. 1 z.p.f-ly, 3 ил.
PEA1U BLIN (51)5 G 06 G 7 186
P0 И ОТКРИТИЯ И ОТКРИТИЯ
КЪМ ВТОРИ СЕРТИФИКАТ (21) 4634123/24-24 (22) 01/09/89 (46) 12/23/90. Вюп. U 47 (72) В. Е. Петров и Ю. В. Коваленко ° (53) 681.335 (088.8) (56) Авторско свидетелство на СССР
;F 556455, кл. G 06 G 7/186, 1975 г.
Авторско свидетелство на СССР
iU 811286, клас, G 06 G 7/186, 1979. (54) ИНТЕГРИРАНО УСТРОЙСТВО (57) Изобретението се отнася до компютърните технологии и може да се използва в измервателна техника и устройства за автоматизация ° Целта на изобретението е да подобри точността
2 и увеличете времето за интегриране.
Устройството съдържа интегратор 1 с нулиране, импулсен генератор 2, забавящ елемент 3, запаметяващ блок 4, компаратор 5, броячи 6 и 7 на импулси, формовчик на импулси 12, нулиране, цифрово-аналогов преобразувател 9, прагов блок 10, ключ 11, интеграционен таймер 8.
Диапазонът на интегрирания входен сигнал и времето за интегриране могат да бъдат големи и са ограничени само от броя на цифрите в брояча 7 и в запаметяващото устройство 4. 1 e.p.летя
Изобретението се отнася до компютърната техника и може да се използва в измервателната техника и устройствата за автоматизация.
Целта на изобретението е да повиши точността и да увеличи времето за интегриране Фигура 1 показва функционална схема на устройството; на фиг. 2 - схема - 1r и нулиращ импулсен форматор, вариант; фигура 3 е диаграма на работата на интегриращото устройство.
Устройството (фигура 1) съдържа интегратор 1 с нулиране, импулсен генератор 2 - 15 импулса, забавящ елемент 3, памет 4, компаратор 5, първият
6 и секунди 7 броячи, сетер 8 и време за интегриране, цифрово-аналогов преобразувател (DAC) 9, прагова единица 10, ключ 11 и шейпър! 12 импулса за нулиране. !
Shaper 12 импулси за нулиране
: съдържа елементи ИЛИ 13, И 14 и
iHJIH 15, генератор на изчакващи импулси 16, ($, И елемент 17 (Фиг. 1), както и компаратори 18 и 19, И елементи 20 и ИЛИ 21 и генератор на изчакващи импулси 22 (Фиг. 2).
Устройството работи както следва, Когато изходът на капитана
8 време за интегриране на сигнала, чиято продължителност съответства на интервала от време за интегриране (фиг.3а), устройството започва да интегрира входния сигнал (фиг.Sv).
Сигналът от главния 8 отваря ключа 11 и премахва командата за настройка на нула от втория брояч 7 на изхода 4O на интегратора 1 с нулиране. Напрежението се увеличава (фиг.3g).
Напрежението на първия вход на компаратора 5 започва да надвишава напрежението на втория вход на компаратора 5, 45 равно на нула преди следващото интегриране. На изхода на компаратора 5 се появява сигнал, който дава разрешение на първия 6 и втория 7 брояч да получават импулси от генератора на импулси 2. Броячи 6 и 7 започват едновременно да получават входни импулси.
Изходен код на брояча 6постъпва в DAC 9. Напрежението на изхода на DAC 9 започва да нараства (фиг.3d).
В момента на равенство на изходния сигнал от DAC 9 и изходното напрежение на интегратора 1 на изхода на компаратора
5 се появява сигнал, който затваря приемането на импулси от броячи 6 и 7, изходното напрежение на DAC 9 спира да нараства и на изхода на интегратора 1 продължава да се увеличава, в резултат на което компараторът повторно издава сигнал, който позволява на броячите 6 и 7 да получават импулси от генератора на импулси 2.
Напрежението на изхода на DAC започва да нараства. По този начин изходното напрежение на DAC следи напрежението на изхода на интегратора 1 (фиг. 3r, e), а броят на импулсите, съответстващ на напрежението на изхода на интегратора 1, се записва в броячите b и 7.
За тази версия на конструкцията на импулсите за нулиране на шейпъра 12 (фигура 1) от първия брояч 6 импулси, определени битове се инициират на елемента ИЛИ 13 на шейпъра 12, които определят диапазона от числа, записани на брояча 6, в който изходът на елемента ИЛИ 13 получава сигнал, който пристига на първия вход на елемента И 14. Продължителността на този сигнал се определя от интервала от време, през който числото в брояча 6 в посочения диапазон се променя от минималната стойност до максималната. Ако в този интервал от време входният интегрируем сигнал намалее до нула или до някаква предварително определена стойност, определена от еталонното напрежение в праговия блок 10, тогава праговият блок 10 извежда сигнал (фиг.Zzh), който се подава към входа на елемента И 14 на формовчика 12, което води до изхода на елемента
И 14 има сигнал, идващ през ИЛИ елемента 15 към чакащия генератор на импулси 16. Shaper 12 генерира кратък импулс с продължителност, достатъчна да настрои интегратора на нула (разреждане на капацитета на интегратора)1 с нулиране (фиг.Zz), а импулсът, постъпващ на входовете на нулевата настройка на интегратора 1 и импулсния брояч 6, ги поставя в нулево състояние.
По този начин настройката на интегратора 1 на нула става в момента, когато входният сигнал, който трябва да се интегрира, е равен на нула или. минималната стойност, следователно, по време на инсталиране в нулево състояние на интегратора 1, загубата на входна информация отсъства или ще бъде минимална. След края на импулса
10 y(thai >wkp A f>VJ((>«(.(f(:t((I(l((I(!III(:TV— ((a (o (f(11>(11>(f(>ARTf(J(f(1 2, 11(> k;1 p (( повторения).
Ако през времето на наличие на сигнал на изхода на елемента
ИЛИ 13 на шейпъра 12, изходният интегрируем сигнал не намалява до нула или до определена минимална стойност, задейства се елементът И 17 в шейпъра 12, към който от брояча 6 се въвежда кодът на число, равно или по-голямо от максималния брой от диапазона от числа, въведен в ИЛИ елемента 13. От изхода на ИЛИ елемента 17, сигналът през ИЛИ елемента 15 се подава към чакащия импулс генератор 16, който генерира импулс за нулиране на интегратора 1 и брояча 6 (фиг.3z).
Във второто конкретно схемно решение ИЛИ елементите 13 и И 17 могат да бъдат заменени с компаратори, чиито първи входове трябва да приемат изходния сигнал от ЦАП, а другите входове - референтните напрежения O>(>, (и U(J(>, съответно (фиг. 2)).
Разглежда се един цикъл на работа на интегратора 1 с нулиране. По време на този цикъл се извършва интегрирането на входния сигнал, резултатът от интегрирането.Този цикъл под формата на цифров код се записва във втория брояч
7 и до момента на настройка на нулево състояние е в брояч 6.
След следващия цикъл на интегратора1 цифров код в брояча 7 нараства и така продължава до края на времето за интегриране.
Броят на циклите на работа на интегратора 1 по време на интегрирането на входния сигнал до голяма степен зависи от средната стойност на входния сигнал и времето за интегриране. Процесът на интегриране от устройството спира, когато спре сигналът от мастер 8 на времето за интегриране.
В момента на изчезване на сигнала на изхода на главния 8, ключът 11 се затваря, информацията (цифров код) от втория брояч 7, съответстваща на резултата от интегрирането, се записва в блока памет 4, а вторият брояч 7 се нулира чрез команда от елемента за забавяне 3.
Закъснителният елемент трябва да забави импулса, идващ от генератора за време на интегриране 8 за време 15
;1(n 11(((>(I(1(rl (И Dll(I(((I ((((,> ((1(° ((III!(I (1 прекъсване:! I(((I((Ill (I(II .pt l Jlf t. ((>(I ((>(PA(I;\ fII lI(>!(((1>1)) (( ((.(..> k(! (((l("u:(: >P1 (fl (: floor(u((I ((r(e > b(>o k(> 4).
Piapazova (I>; (v(n(g((u((tegr"(> y(l"! (сигнал и време за интегриране за дадено интегриращо устройство)) могат да бъдат големи и са ограничени само от калината (вашите разряди в брояч 7 и в блок памет 4.
Иск
1. Интегриращо устройство, съдържащо интегратор, свързан последователно с нулиране и компаратор, първият брояч, чийто изход е свързан към входа на цифрово-аналоговия преобразувател, както и вторият брояч и интегриращият таймер, характеризиращ се с това, че за да се повиши точността и да се увеличи времето за интегриране, той съдържа импулсен генератор, забавящ елемент, запаметяващо устройство, устройство за формиране на импулси за нулиране, прагово устройство и включен ключмежду входа на устройството и входа на интегратора с нулиране, изходът на интеграционния таймер е свързан към контролния вход на cl ((> h, входа за запис на блока памет. и чрез елемента за забавяне е свързан към входа за настройка на нулата на втория брояч и първия управляващ вход на формовчика на импулси за нулиране, чийто информационен вход е свързан към изхода на първия брояч, а изходът е свързан към входовете за настройка на нулата на интегратора с нулиране и първия брояч на импулси, броещите входове на първия и втория брояч са свързани към изхода на импулсния генератор, а входовете на началото на броенето са свързани към изхода на компаратора, чийто вход е референтното напрежение е свързан към изхода на цифрово-аналоговия преобразувател, изходът на втория брояч е свързан към входа на запаметяващото устройство, изходът на който е изход
Устройства, а праговият блок е свързан между входа на устройството и втория контролен вход на формирателя на импулса за нулиране.
2. Устройство съгласно претенция 1, характеризиращо се с това, че формовчикът на импулси за нулиране съдържа първия и втория елемент И, първия и втория елемент ИЛИ и генератора на изчакване im1fi15751.
Фиг. 2 импулса, чийто изход е изходът на формовчика на импулси за нулиране, първият вход на първия елемент ИЛИ е първият контролен вход на формовчика на импулси за нулиране, вторият и третият вход са свързани съответно към изходите на първия и втория генератор на импулси И, а изходът е свързан към входа. , свързан към комбинираните входове на вторите елементи ИЛИ и И.
Редактор A.Kozoriz Tehred L.Oliynyk Коректор S,Cherny
Поръчайте 3990 Тирам 560Абонамент
ВНИИПИ на Държавния комитет за изобретения и открития към Държавния комитет за наука и технологии на СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производствено-издателски завод "Патент", Умгород, ул. Гагарина, 101