(ай би пи). В резултат на това трансферната функция се оказва следната:
si = pi+1 (ai bi pi ) ai bi pi.
Полученият израз може да се преобразува във формата:
si = ai pi+1 bi pi+1 pi pi+1 aibi pi.
Функционалната диаграма на едноцифрен суматор, изграден с помощта на получените изрази, е предложена на фигура 2.18.
ai & bi Pi+1 Pi+& Pi & ai ai & bi & Si Pi & ai & bi Pi Фиг. 2.18. – Схема на еднобитов суматор Многобитов суматор, базиран на еднобитови пълни суматори, се изгражда съгласно схемата, предложена на фигура 2.19.
CR p0 sSM S aA LSB b0 B CR CR sSM S aA b1 B CR 2.19. – Схема за увеличаване на битовия капацитет на суматора В серията микросхеми, направени по технологията TTL и CMDP, има четири битови суматори, за които е валиден символът, предложен на фигура 2.20. В TTL елементите това обозначение съответства на чипа K555IM3.
трансферен вход CR SM IMA0 0 SA1 1 SA A2 2 SA3 3 2.20. – Конвенционално обозначение на четирицифрен суматор 2.8.Аритметично логическо устройство Аритметичното логическо устройство е комбинирана схема, способна да изпълнява серия от аритметични и побитови логически операции върху многобитови входни числа. В аритметичното логическо устройство има информационни входове за числата A и B, вход за определяне на режим на работа (M) и входове за избор на операции (S3, S2, S1, S0). Входът M определя дали ще се извърши операцията: аритметична или логическа. Входовете за избор определят вида на операциите в даден клас. Символът на функцията на аритметичното логическо устройство в диаграмите е комбинация от букви: ALU.
Контролни въпроси 1. Какви възли се наричат комбинационни 2. Посочете основните комбинирани възли, които бяха разгледани в този раздел.
3. Какъв стандартен възел има до 2n изхода с n входа и опишете неговото функциониране.
4. Какви типове входове могат да присъстват в комбинираните възли и каква е тяхната цел 5. Какво е мултиплексор и как функционира 6. Какво е енкодер и как може да се използва за организиране на клавиатура 7. Защо се нуждаем от изход за „групово прехвърляне“ в енкодер 8. Какво е демултиплексор и как може да бъде внедрен на декодер 9. Какви входове и изходи има чипът за сравнение на цифрови сигнали 10. Обяснете принципа на изграждане на сложен декодер на базата на набор от прости декодери.
11. Обяснете принципа на изграждане на сложен мултиплексор на базата на много прости мултиплексори.
12. Как са обозначени информационните входове на декодера и входовете за избор на мултиплексора 13. Защо е необходим входът „Разрешаване“ за декодера и мултиплексора и как тези възли ще работят с пасивен сигнал на този вход 14. Какви са схемите за свързване на светодиодите виндикатори, знаете как се различават методите за тяхното управление 15. Защо да използвате резистори последователно със светодиоди 3. Тригери 3.1. Обща информация Тригерът е електронна схема с две стабилни състояния. Схемата за задействане на електронна тръба е предложена през 1918 г. от българския учен М. А. Бонч-Бруевич. Едното състояние на тригера се приема за нула, другото състояние се приема за единица. Обикновено тригерът се изгражда на базата на два инвертора, изходът на единия от които се счита за директен изход на тригера, а изходът на другия инвертор се счита за обратен. Състоянието на директния изход определя състоянието на тригера. Символът на тригера на диаграмите е буквата T. Най-простата схема на задействане на инверторите и символът на тригера на електрическите вериги е предложен на Фигура 3.1.
директен обърнат изход, Q изход DD1 DDдиректен T обърнат 3.1. – Най-простият тригер и неговият символ Можете да видите, че тази схема наистина може да съхранява две състояния. Ако на изхода на първия инвертор DD1 се наблюдава нулево ниво, това води до поява на ниво на логическа единица на изхода на втория инвертор DD2 поради инвертиращата способност на инвертора. Блокът от изхода на втория инвертор, влизайки във входа на първия инвертор, поддържа нулево ниво на изхода си. Веригата може да бъде в това състояние за произволно дълго време, ако се подава захранване към инверторите. Когато захранването е включено, симетрична верига, в която параметрите на инверторите са еднакви, с еднаква вероятност ще приеме нулево или единично начално състояние.
Тъй като веригата не съдържа входове, е възможно да се контролира състоянието на тригера чрез изходи. Да предположим, че тригерът е в едно състояние, т.е. изходът на инвертора DD1 има ниво едно. За смянасъстояние на задействане до нула, достатъчно е да затворите директния изход към общия проводник с електронен ключ или кабелен джъмпер. В резултат на това на изхода на DD1 се образува нулево ниво поради действието на джъмпера, въпреки че самият елемент се опитва да формира едно ниво. Тоест на изхода на елемента DD1 се образува късо съединение. Формираното нулево ниво се инвертира от елемента DD2. Това води до появата на изхода на DD2 след времето на забавяне на елемента (няколко наносекунди) на ниво логическа единица. Реагирайки на това ниво, инверторът DD1 след време на забавяне ще генерира директен изход за задействане, тоест на своя изход ниво на логическа нула. Състоянието на късо съединение, което стартира процеса на превключване на тригера, ще приключи. Тригерът премина в друго състояние по време на забавянето на сигнала в два инвертора.
Краткотрайно късо съединение на изхода на DD1 няма да доведе до катастрофа, процесът на превключване на спусъка е завършен, джъмперът може да бъде премахнат, спусъкът е в ново състояние.
Възможно е също да прехвърлите тригера в противоположно състояние, като приложите ниво на единица към съответния изход. Процесът на превключване на веригата ще бъде подобен на разглеждания случай. Имайте предвид, че продължителността на външния сигнал за стабилно превключване на тригера в противоположно състояние трябва да бъде най-малко сумата от времената на забавяне на сигнала в инверторите, които формират тригера.
Поведението на тригера се описва от матрица или таблица на прехода.
Правете разлика между пълна и съкратена таблица за прескачане. В пълната таблица на прехода следващото състояние на тригера Q(t+1) се определя в зависимост от състоянията на входните информационни сигнали и предишното състояние на тригера:
Намалената таблица за прескачане не отчита предишното състояние на спусъка, тъй като поведението на спусъканапълно се определя от състоянието на входните сигнали. Тригерът прави разлика между информационни входове и синхронизиращи входове, обозначени със символа C (от думата Clock). За всеки вход е дефинирана концепцията за активен сигнал. Активният сигнал може да бъде ниво (нула или единица) или край (нарастващ или спадащ). Активният сигнал определя поведението на тригера в следващия момент от време.
Ако тригерът няма входове за синхронизация, тогава той се нарича асинхронен.
В този случай поведението му се определя еднозначно в момента на постъпване на активен сигнал на информационния вход. В зависимост от символа на входа, тригерът ще промени състоянието си или под въздействието на нивото на входния сигнал, или под действието на фронта на този сигнал. Горното е обяснено на фигура 3.2.
На тази фигура символът S маркира информационния вход на тригера. Естествено, всеки тригерен символ ще съответства на схемното изпълнение на тригера, тоест вътрешната структура, тригерната верига. Информационните входове имат буквени идентификатори, които отговарят на тяхното предназначение.
Ако даден тригер има поне един синхронизиращ вход, тогава той се счита за синхронен. Такъв тригер има информационни входове, през които се получава информация в момента на активен тактов сигнал. Независимо от тези входове, тригерът може да има други информационни входове, които асинхронно или синхронно определят поведението на тригера.
S S тригерът променя състоянието си, когато S=S тригерът променя състоянието, когато S=тригерът променя състоянието, когато S S превключва S от нула S S или към едно задействане променя състоянието, когато SS S или S превключва S от едно към нула 3.2. – Примери за входни легенди и условия за промяна на състоянието на задействане В зависимост от товасигналът е активен на входа за синхронизация, се прави разлика между потенциални (статично контролирани) или управлявани по ниво тригери и динамично управлявани или тригерни тригери. Символи за входове за синхронизация, в зависимост от това коя част от тактовия сигнал е активна, са предложени на Фигура 3.3.
C=C=C C 0 1 0 1 0 активен е активен е едно ниво нулево ниво Потенциален контрол CC 1 активен падащ фронт активен нарастващ фронт на тактовия сигнал Динамичен контрол 3.3. – Легенда на входовете за синхронизация на тригерите. При някои тригери под действието на определена комбинация от информационни сигнали се наблюдават едни и същи състояния на сигнала на директния и инверсния изход. В този случай логиката на тригера е нарушена. Такова състояние на задействане се нарича забранено и съответната комбинация от входни сигнали е забранена. Когато се конструират времеви диаграми, ако поведението на тригера се анализира чрез неговия символ, забраненото състояние на тригера може да бъде пропуснато или подчертано по някакъв начин. Ако веригата на задействане е представена на логически елементи, тогава могат да бъдат изградени времеви диаграми за изходните сигнали на всички логически елементи и забраненото състояние на задействането може да бъде открито в този случай чрез съвпадението на състоянията на сигнала на преките и обратните изходи за дълго време.
3.2. Асинхронен RS тригер Асинхронният RS тригер е основата за създаване на по-сложни тригери. В най-простия случай асинхронният RS тригер има два входа: S (Set) - вход за настройка на тригера в едно състояние, R (Reset) - вход за настройка на тригера в нулево състояние. Активен сигнал на вход S в момента на възникване кара тригера да премине към единица.състояние. Активен сигнал на вход R в момента на възникване кара тригера да премине в нулево състояние. Нека разгледаме някои възможни варианти за внедряване на асинхронен RS тригер върху логически елементи, символите на тригерите, съответстващи на схемните решения и характеристиките на функционирането на асинхронните RS тригери. В практиката широко се използват тригери върху елементи И-НЕ и елементи НЕ-НЕ, които ще разгледаме по-подробно.
3.2.1. Асинхронен RS тригер, базиран на елементи AND-NOT В най-простия случай такъв тригер е изграден върху два елемента 2AND-NOT.
Схематична диаграма на тригера е показана на фигура 3.4.
|