СЪДЪРЖАНИЕ BUS HOLD

    Вижте също:
  • Програма от поредицата The Great Radio Amateur's Guide to Domestic and Foreign Digital TTL, TTLSH и ESL Logic ICs (документ)
  • Програма от поредицата Голямото радиолюбителско ръководство за интегрални схеми за аудио оборудване (документ)
  • Програма от поредицата Големият наръчник на радиолюбителя за чуждестранни полупроводникови устройства (документ)
  • Програма от поредицата Големият наръчник на радиолюбителя за домашни полупроводникови устройства (документ)
  • Ракитин В.В. CMOS интегрални схеми (документ)
  • Бирюков С.А. Приложения на цифрови интегрални схеми от серията TTL и CMOS (документ)
  • Изпити от всички серии на FFMS (2010) (Документ)
  • Дяконов В.П., Смердов В.Ю. Битово и офисно комуникационно оборудване (Документ)
  • SPlan-7.0 (документ)
  • Семенов А.М., Сикарев А.А. Широколентово радио (документ)
  • Голямото ръководство за болестите (повече от 2000 болести) (документ)
  • Голям медицински справочник (електронен справочник). Том 2 (документ)

p_to_p.html

Веригата Bus Hold запомня състоянието на входа в момент от време преди този. Фигурата показва еквивалентната схема на един вход, предоставен с тази схема. Ако всички изходи, свързани към нормален вход, са в състояние с висок импеданс, състоянието на входа ще бъде недефинирано. Обикновено, за да се пребори с този ефект, във веригата се въвеждат резистори (pullup), като единият им край е свързан към входа, а другият към плюс или минус на захранването.

Веригата за задържане на шината е двойка инвертори, които въвеждат малко количество положителна обратна връзка, така че ако входът станесвободно върху него има преднапрежение, което държи входното напрежение преди тази точка във времето. По този начин няма нужда от "поддържащи" резистори.

Когато работят на висока честота, дългите линии могат да генерират отразени вълни, причинявайки скокове на напрежението, които водят до неизправности в системата и дори могат да причинят повреда на инструмента.

Вградените крайни резистори (серийно затихване) елиминират необходимостта от външни резистори, използвани за елиминиране на отражението на сигнала при работа на терминирана линия, а също така намаляват както положителните, така и отрицателните пикове на напрежението.

Някои интерфейсни вериги, като порт за принтер, извеждат

модемът или касетата с допълнителна памет трябва да бъдат проектирани да останат работещи, ако захранването се включва или изключва, докато техните изходи или входове са свързани към друга верига, която се захранва от друг източник. Освен това трябва да има възможност за свързване на такива устройства към друга част от времето, когато веригата е под напрежение. отговарят на тези изисквания и саВмъкване на живоприспособления.

Има различни начини за постигане на задачата. Например в сериитеABT,GTLиBTLизходите имат функцияPower-Up 3-State. Тези микросхеми обикновено имат допълнителен изход, към който трябва да се подаде преднапрежениеVBIAS=2,1V. Когато захранващото напрежение падне под 2,1 V (горна графика), изходите (Output) преминават в състояние с висок импеданс. И дори ако към тях се подаде напрежение в момента, когато веригата не е захранена, през тях не протича ток.

Пример от точка до точкавръзки между един приемник и един предавател.

Фигурата илюстрира свързването на четири платки.

Елементите, осъществявани от този тип превключване на сигнала, работят като управлявани електронни ключове. Така превключваният сигнал не се усилва нито по напрежение, нито по ток, но за сметка на това става възможно да се работи не само с цифрови, но и с логически сигнали, като времето за превключване значително намалява. Лявата фигура показва сигнален мултиплексор, а дясната показва обикновен превключвател ("make-break").

Този тип ключове се използват широко в CBT и GTL логиката.

IEEE 1149.1 (JTAG) е байт-ориентирана (осмична логика) фамилия и съдържа 8-, 18- и 20-битови буфери, ключалки, шейпъри и т.н., произведени с помощта на технологииBCT, ABTиLVT, общо повече от 30 устройства.

Основната разлика между микросхемите, които отговарят на тази спецификация, е вградените функции за самотест, които позволяват тези устройства и устройства, разработени на тяхна база, да бъдат тествани без използване на традиционни методи за изследване. В допълнение, устройствата имат схемазадържане на шина, елиминираща необходимостта от външни резисториpullup(bus pullup) за плаващи входове. . Вградените крайни резистори (серийно затихване) елиминират необходимостта от външни резистори, използвани за елиминиране на отражението на сигнала при работа на терминирана линия, а също така намаляват както положителните, така и отрицателните пикове на напрежението.

Структурно устройствата могат да бъдат изработени в пластмасов двоен ред (PDIP), интегрална схема с контур на мол (SOIC), свиваем пакет с малък контур (SSOP), тънък свиваем малък контурпакет (TSSOP) и тънък четворен плосък пакет (TQFP).

Вътрешният диод, свързан към захранващия щифт, ви позволява да сдвоявате устройства със захранващо напрежение от 5V и 3,3V.

Тези устройства се състоят от един логически елемент, затворен в малък пакет.

AHC/AHCT, AVT, AC/ACT, CBT, LVT, ALVC, LVC, ALB

Нова стратегия за разпределяне на релсите за заземяване и захранване (VCC и GND) по цялото шаси. Такова окабеляване значително повишава устойчивостта на шум при работа с високочестотни сигнали.